;=================================================================== ; test_t.asm (with test_d.asm) ; ; 이 파일은 DLX 시뮬레이터를 테스트하기 위한 것으로서 ; Load, Store, Add, Sub, Mul, Div 명령어테스트와 ; encoding이 제대로 되었는지 checksum 확인을 함 ; (이때, opcode부분은 정하기에 따라 다르므로 제외하고 ; 또한 'SRLI'는 immediate 값이 0-32로 제한적이어서 ; R-type도 가능하므로 계산에서 제외를 하였음) ; ; 수행후 ErrBuffer (데이터영역+116 (0x74))에 1,2,...,9,a,b 가 ; 씌어지면 정상적인 완료이며, 에러가 있는 경우, 0x80이 각 숫자에 ; 더해져서 기록된다. ; ; DLX가 reset되면 PC는 0x100로 자동 리셋되는 것으로 가정하고 따라서 ; ".text"의 경우 default 주소로 0x100, ".data"는 default=0x1000로 ; 가정하였으나 각자가 정의한 바에 따라 수정할 수 있다. ; 프로그램의 종료는 'trap 0'를 수행하면 끝나는 것으로 하였으나 ; 각자가 정의한 바에 따라 수정할 수 있다. ; ; 제출보고서에는 본 테스트프로그램의 수행결과도 포함시키도록 하고 ; Invalid opcode, Divide-by-zero등의 run-time error와 ; Larger than accepted immediate value (eg.LHI R1,0x10000)등의 ; assembly error를 제대로 찾아내는지 등에 대한 내용도 포함시키도록 한다. ; ;==================================================================== .text main: ; setup error write position ADDUI R27, R0, TempBuffer ADDUI R29, R0, #1 ADDUI R30, R0, ErrBuffer ; test R0 XOR R0, R0, R0 ADDI R0, R0, #1 BEQZ R0, cont1 ADDUI R29, R29, #0x80 cont1: JAL Error_Write ; test LB/SB ADDUI R28, R0, LbTest LH R1, 0(R28) LHU R2, 0(R28) XOR R3, R1, R2 BEQZ R3, cont2 ADDUI R29, R29, #0x80 cont2: JAL Error_Write LB R1, 2(R28) LBU R2, 2(R28) XOR R3, R1, R2 ORI R3, R3, #0xff ADDI R3, R3, #1 BEQZ R3, cont3 ADDUI R29, R29, #0x80 cont3: JAL Error_Write LW R1, 4(R28) SH 0(R27), R1 miss1: SRLI R2, R1, #16 SB 2(R27), R2 miss2: SRLI R3, R2, #8 SB 3(R27), R3 LW R2, 0(R27) LW R3, 8(R28) SEQ R4, R2, R3 BNEZ R4, cont4 ADDUI R29, R29, #0x80 cont4: JAL Error_Write ; test add/sub ADDUI R28, r0, AddTest LB R1, 0(R28) LB R2, 1(R28) ADD R3, R1, R2 SEQI R4, R3, #3 BNEZ R4, cont5 ADDUI R29, R29, #0x80 cont5: JAL Error_Write LH R1, 2(R28) LH R2, 4(R28) ADD R3, R1, R2 SEQI R4, R3, #-3 BNEZ R4, cont6 ADDUI R29, R29, #0x80 cont6: JAL Error_Write LBU R1, 6(R28) LBU R2, 7(R28) ADDU R3, R1, R2 SEQI R4, R3, #247 BNEZ R4, cont7 ADDUI R29, R29, #0x80 cont7: JAL Error_Write LHU R1, 8(R28) ADDUI R3, R1, #1 SEQI R4, R3, #201 BNEZ R4, cont8 ADDUI R29, R29, #0x80 cont8: JAL Error_Write ; test mult/div ADDUI R28, R0, MultTest LB R1, 0(R28) LB R2, 1(R28) MULT R3, R1, R2 SEQI R4, R3, #-5640 BNEZ R4, cont9 ADDUI R29, R29, #0x80 cont9: JAL Error_Write LB R1, 2(R28) LB R2, 3(R28) DIV R3, R1, R2 SEQI R4, R3, #2 BNEZ R4, cont10 ADDUI R29, R29, #0x80 cont10: JAL Error_Write ; test decoding ADDUI R28, R0, DecTest ADDUI R1, R0, main ADDUI R2, R0, cont10 LW R3, 0(R28) ADD R10, R0, r0 ADDUI R11, R0, miss1 ADDUI R12, R0, miss2 loop: SEQ R5, R1, R11 BNEZ R5, next_inst SEQ R5, R1, R12 BNEZ R5, next_inst LW R6, 0(R1) SRLI R7, R6, #26 BNEZ R7, not_00op AND R6, R6, R3 not_00op: ADDU R10, R10, R6 next_inst: ADDUI R1, R1, #4 SEQ R5, R1, R2 BEQZ R5, loop LW R9, 4(R28) SEQ R8, R9, R10 BNEZ R8, cont11 ADDUI R29, R29, #0x80 cont11: JAL Error_Write trap 0 Error_Write: SB 0(R30), R29 SGTI R1, R29, #0x80 BEQZ R1, w_end SUBUI R29, R29, #0x80 w_end: ADDUI R30, R30, #1 ADDUI R29, R29, #1 JR R31